# (19) [[本国特計 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2001-14617 (P2001-14617A)

(43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl.7

體別記号

FΙ

テーマコート\*(参考)

G11B 5/39 H01L 43/08

G11B 5/39 H01L 43/08

Z

審査請求 未請求 請求項の数44 OL (全 23 頁)

(21)出願番号

**特顧2000**-159237(P2000-159237)

(22)出顧日

平成12年5月29日(2000.5.29)

(31)優先権主張番号 09/321486

(32)優先日

平成11年5月27日(1999.5.27)

(33)優先権主張国

米国(US)

(71)出顧人 592060422

リードーライト コーポレーション

READ-RITE CORPORATI

ON

アメリカ合衆国 カリフォルニア州

95035 ミルピタス ロスコーチェススト

リート 345

(72)発明者 ルディ, スチープン シー

アメリカ合衆国 カリフォルニア州

95148サン ジョゼ, サマーヒル コート

3068

(74)代理人 100074332

弁理士 藤本 昇 (外2名)


最終頁に続く

(54) 【発明の名称】 ラッピングガイド、電気的ラッピングガイドを形成する方法、磁気抵抗ヘッドを作製する方法、 及び電気的ラッピングガイド

# (57)【要約】

【課題】 本発明は、ラッピング処理間にデバイススト ライプ高さをより正確に決定することを実現することを 目的とする。

【解決手段】 第1抵抗素子と第2抵抗素子とを含むデ バイスの製造に用いるラッピングガイドが提供される。 2つの抵抗素子がデバイスのラッピングの間異なる変化 する抵抗値を与える。デバイスの所定の所望高さが得ら れたとき、従ってデバイスのラッピングを停止するとき を決定するのを容易にするため、2つの抵抗値がデバイ スのラッピングの間、用いられる。抵抗素子は、物理的 に互いに隣接し、乃至は互いに離れて配置され得る。さ らに、共通リードが各抵抗値を測定するための抵抗素子 の両方に電気的に接続される。さらに抵抗素子は前記デ バイスによって互いに離れている。



# 【特許請求の範囲】

【請求項1】 所望ストライプ高さにまでラッピング処 理により減少されるべき初期ストライプ高さを有するデ バイスの製造に用いられるラッピングガイドであって、 ラッピング面を規定する端面を有し、該ラッピング面に 近接して前記デバイスが形成される基板と、前記基板上 に配設され、前記ラッピング面に沿って第1端面を有 し、且つ前記初期ストライプ高さと前記デバイスの前記 所望ストライプ高さとの距離よりも大きい高さを有する 第1抵抗素子と、前記基板上に配設され、前記第1抵抗 10 0記載のラッピングガイド。 素子の抵抗値と異なる抵抗値を有し、前記ラッピング面 に沿って位置した第1端面を有し、且つ前記初期ストラ イプ高さと前記デバイスの前記所望ストライプ高さとの 距離よりも大きい高さを有し、前記第1抵抗素子の前記 第1端面と前記第2抵抗素子の前記第1端面とがラップ されるとき、前記第1抵抗素子の抵抗値と前記第2抵抗 素子の抵抗値とが変化する第2抵抗素子とを備え、前記 第1抵抗素子が前記ラッピング面から離れた上端面を有 しており、前記ラッピング面から離れた前記第2抵抗素 子の上端面に対して既知の位置を有し、前記第1抵抗素 20 ド。 子上端面の前記位置と前記第2抵抗素子上端面の前記位 置とが、前記ラッピング面から離れている前記デバイス の上端面の位置に対して既知であることを特徴とするラ ッピングガイド。

【請求項2】 前記第1抵抗素子及び前記第2抵抗素子 に電気的に接続される共通電気的リードをさらに備える 請求項1記載のラッピングガイド。

【請求項3】 前記第1抵抗素子は、前記基板上の少な くとも1のフィルムの第1組の一部分と前記基板上の少 なくとも1のフィルムの第2組の一部分である請求項1 30 記載のラッピングガイド。

【請求項4】 前記第1抵抗素子は前記第2抵抗素子よ りも大きい請求項1記載のラッピングガイド。

【請求項5】 前記第1抵抗素子は、前記第2抵抗素子 中に含まれる材料と異なる抵抗特性を有する材料を含む 請求項1記載のラッピングガイド。

【請求項6】 前記第1抵抗素子が前記第1抵抗素子の 前記第1端面の長さによって規定されるトラック幅を有 し、該トラック幅は、前記第2抵抗素子の前記第1端面 の長さによって規定される前記第2抵抗素子のトラック 40 りも実質的に大きい請求項16記載のラッピングガイ 幅と略等しい請求項4記載のラッピングガイド。

【請求項7】 前記ラッピング面と前記第1抵抗素子の 前記上端面との距離が前記ラッピング面と前記第2抵抗 素子の前記上端面との距離と異なる請求項6記載のラッ ピングガイド。

【請求項8】 前記第1抵抗素子及び前記第2抵抗素子 は、実質的に、互いに同じ且つ前記デバイスと同じ材料 からなり、しかも、前記第1抵抗素子トラック幅と、前 記第2抵抗素子トラック幅とが前記デバイスのトラック 幅よりも大きい請求項7記載のラッピングガイド。

前記第1抵抗素子及び前記第2抵抗素 【請求項9】 子は、互いに実質的に同じ材料からなり、しかも、前記 デバイスと異なる材料からなる請求項7記載のラッピン グガイド。

2

【請求項10】 前記第1抵抗素子と前記第2抵抗素 子とに電気的に接続された共通電気的リードをさらに備 える請求項8記載のラッピングガイド。

【請求項11】 前記第1抵抗素子と前記第2抵抗素 子とが前記デバイスに近接して配置されている請求項1

【請求項12】 前記第1抵抗素子に結合された第1 電気的リードと、前記第2抵抗素子に結合された第2電 気的リードとをさらに備え、該両リードによって前記第 1抵抗素子の前記抵抗値と、前記第2抵抗素子の前記抵 抗値とが、前記第1抵抗素子の前記第1端面と前記第2 抵抗素子の前記第1端面とがラッピングされるとき測定 され得る請求項4記載のラッピングガイド。

前記デバイスの第1端面が前記ラッ 【請求項13】 ピング面上に位置する請求項1記載のラッピングガイ

【請求項14】 前記第1抵抗素子及び前記第2抵抗 素子が前記デバイスに近接して配置される請求項13記 載のラッピングガイド。

【請求項15】 前記デバイスが前記第1抵抗素子及 び前記第2抵抗素子の間に配置される請求項13記載の ラッピングガイド。

【請求項16】 前記デバイスが磁気抵抗読取センサ であり、該磁気読取センサが、該センサの前記第1端面 の長さによって規定されるトラック幅を有する請求項1 3記載のラッピングガイド。

【請求項17】 前記デバイスが巨大磁気抵抗読取セ ンサである請求項13記載のラッピングガイド。

前記デバイスがスピンバルブ読取セ 【請求項18】 ンサである請求項13記載のラッピングガイド。

【請求項19】 前記第1抵抗素子の前記第1端面の 長さによって規定される、前記第1抵抗素子のトラック 幅と、前記第2抵抗素子の前記第1端面の長さによって 規定される前記第2抵抗素子のトラック幅とが、互いに 略等しく、前記磁気抵抗読取センサの前記トラック幅よ

【請求項20】 前記第1抵抗素子が前記共通電気的 リードと電気的に接触している第2端面を有し、前記第 2抵抗素子が前記共通電気的リードと電気的に接触して いる第2端面を有し、しかも、前記第1抵抗素子の前記 第2端面が前記第2抵抗素子の前記第2端面に近接し、 且つ面している請求項2記載のラッピングガイド。

【請求項21】 電気的ラッピングガイドを形成する 方法であって、ラッピング面及び所望目標ラッピング面 50 を含む基板を準備する手順と、前記基板上にデバイスを

異なり、しかも前記第1抵抗素子の第2端面が、前記第

2抵抗素子の第2端面が構成され前記デバイスが構成さ れるのと実質的に同時に構成される請求項27記載の電 気的ラッピングガイドを形成する方法。

【請求項29】 前記第1抵抗素子トラック幅と前記第 2抵抗素子トラック幅とが略等しく、前記デバイスのト ラック幅よりも実質的に大きい請求項28記載の電気的 ラッピングガイドを形成する方法。

【請求項30】 前記第1抵抗素子トラック幅と前記第 2抵抗素子トラック幅が実質的に同時に構成される請求 項29記載の電気的ラッピングガイドを形成する方法。 【請求項31】 前記第1抵抗素子トラック幅と、前記 第2抵抗素子トラック幅と、前記デバイストラック幅と が実質的に同時に規定される請求項30記載の電気的ラ ッピングガイドを形成する方法。

【請求項32】 前記デバイスに電気的に接続された複 数のリードと、前記第1抵抗素子に電気的に接続された 第1電気的リードと、前記第2抵抗素子に接続された第 2電気的リードと、前記第1抵抗素子と前記第2抵抗素 20 子とに電気的に接続された共通電気的リードとを、前記 複数のリードと第1電気的リードと第2電気的リードと 共通電気的リードとが略同時に形成されるように形成す るステップをさらに備える請求項31記載の電気的ラッ ピングガイドを形成する方法。

【請求項33】 前記第1抵抗素子及び前記第2抵抗素 子は、前記デバイスと異なる材料で形成され、前記材料 が実質的に同時に配設される請求項21記載の電気的ラ ッピングガイドを形成する方法。

【請求項34】 前記デバイスに接続された複数のリー 子のトラック幅が実質的に同時に達成される請求項21 30 ドと、前記第1抵抗素子に接続された第1電気的リード と、前記第2抵抗素子に接続された第2電気的リードと を、前記複数のリードと前記第1電気的リードと前記第 **2電気的と前記共通電気的リードとが略同時に形成され** るように、形成するステップをさらに備える請求項22 記載の電気的ラッピングガイドを形成する方法。

> 【請求項35】 磁気抵抗ヘッドを作製する方法であっ て、磁気抵抗センサと、ラッピング面に沿う位置の第1 端面を有する第1抵抗素子と、前記第1抵抗素子から離 れている第2抵抗素子とを含み、該第2抵抗素子は前記 ラッピング面に沿う第1端面を有し、前記第1抵抗素子 及び第2抵抗素子は、前記第1抵抗素子と前記第2抵抗 素子との間に位置する電気的リードに電気的に接続され てなるスライダーバーの前記ラッピング面に沿ってラッ ピングする手順と、前記ラッピングが継続する間、前記 第1抵抗素子を両端で第1抵抗を測定するのと実質的に 同時に前記第2抵抗を両端で第2抵抗を測定するように 前記第1抵抗素子に第1電流を流し、第2抵抗素子に第 2電流を流す手順と、前記第1抵抗及び前記第2抵抗に 基づいて前記ラッピングの速度を、前記ラッピング処理

形成する手順と、第1抵抗を有し、前記デバイスから離 れており、前記目標ラッピング面と交差する第1抵抗素 子を前記基板上に形成する手順と、第2抵抗を有し、前 記デバイスから離れており、前記目標ラッピング面と交 差する第2抵抗素子を前記基板上に形成する手順とを備 え、前記デバイスは、該デバイスの所定の所望高さと関 係づけられた前記所望目標ラッピング面と交差してお り、前記第1抵抗素子は、該第1抵抗素子の第1端面を 決定する前記ラッピング面と交差しており、前記第2抵 抗素子は、該第2抵抗素子の第1端面を決定する前記ラ 10 ッピング面と交差しており、前記デバイスを形成する手 順は、前記ラッピング面から離れた、しかも前記目標ラ ッピング面から既知の距離に配置される端面を決定する 段階を含み、前記第1抵抗素子を形成する手順は、前記 第1端面から離れた、しかも前記目標ラッピング面から 既知の距離に配置される第2端面を決定する段階を含 み、前記第2抵抗素子を形成する手順は、前記第1端面 から離れた、しかも前記目標ラッピング面から既知の距 離に配置される第2端面を決定する段階を含むことを特 徴とする電気的ラッピングガイドを形成する方法。

【請求項22】 前記基板上に前記第1抵抗素子と前 記第2抵抗素子とに電気的に接続される共通電気的リー ドを形成する手順をさらに含む請求項21記載の電気的 ラッピングガイドを形成する方法。

【請求項23】 前記デバイスの前記第1端面の長さ によって規定された前記デバイスのトラック幅、前記第 1抵抗素子の前記第1端面の長さによって規定された前 記第1抵抗素子のトラック幅、及び前記第2抵抗素子の 前記第1端面の長さによって規定された前記第2抵抗素 記載の電気的ラッピングガイドを形成する方法。

【請求項24】 前記第1抵抗素子のトラック幅と、 前記第2抵抗素子のトラック幅とが略等しく、しかも、 実質的に前記デバイスの前記トラック幅よりも大きい請 求項23記載の電気的ラッピングガイドを形成する方 法。

【請求項25】 前記第1抵抗素子が第1高さを有し、 且つ前記第2抵抗素子が前記第1高さと異なった第2高 さを有し、前記第1高さと前記第2高さとが実質的に同 時に規定される請求項21記載の電気的ラッピングガイ 40 ドを形成する方法。

【請求項26】 前記第1抵抗素子と、前記第2抵抗素 子とが実質的に同じ材料で形成される請求項21記載の 電気的ラッピングガイドを形成する方法。

【請求項27】 前記第1抵抗素子と、前記第2抵抗素 子とが実質的に同時に堆積される請求項21記載の電気 的ラッピングガイドを形成する方法。

【請求項28】 前記第1抵抗素子の第2端面と前記目 標ラッピング面との前記距離、及び前記第2抵抗素子の 第2端面と前記目標ラッピング面との前記距離が互いに 50 の間前記第1抵抗が前記第2抵抗と常に異なっているよ

うに変更するか否かを決定する手順とを備えることを特 徴とする磁気抵抗ヘッドを作製する方法。

【請求項36】 前記ラッピングの前記速度を変更する か否かを決定する手順が、磁気抵抗センサがどれだけの 量ラッピングすべきと所望されるかを決定するために前 記第2抵抗に対する前記第1抵抗の算出された比と特定 の予備ラッピング値とを用いる段階を含む請求項35記 載の磁気抵抗ヘッドを作製する方法。

【請求項37】 前記磁気抵抗センサが、前記ラッピン グ面から離れた未ラッピング端面を含み、前記第1抵抗 10 素子が、前記ラッピング面から離れた未ラッピング端面 を含み、前記第2抵抗素子が、前記ラッピング面から離 れた未ラッピング端面を含んでおり、前記特定の予備ラ ッピング値が、前記第1抵抗素子の未ラッピング端面と 前記第2抵抗素子の未ラッピング端面とに対して前記セ ンサの未ラッピング端面の位置を含む請求項36記載の 磁気抵抗ヘッドを作製する方法。

【請求項38】 前記ラッピングの速度を変更するか否 かを決定する手順が、前記第1抵抗と前記第2抵抗との 計算された差を用いる段階と、磁気抵抗センサがどれだ 20 けラッピングされたかを決定するために特定の予備ラッ ピング値を用いる段階とを含む請求項35記載の磁気抵 抗ヘッドを作製する方法。

【請求項39】 前記ラッピング速度を変更するか否か を決定する手順が、前記第1抵抗素子の両端で、且つ第 2抵抗素子の両端で既知入力電圧を印加する段階と、前 記第1抵抗素子と前記第2抵抗素子との間に位置する前 記電気的リードから出力電圧をモニタする段階とを備え る請求項35記載の磁気抵抗ヘッドを作製する方法。

を決定する手順が、前記ラッピングを停止するか否かを 決定する段階を含む請求項35記載の磁気抵抗ヘッドを 作製する方法。

【請求項41】 ラッピング面に沿ってデバイスを、該 デバイスの高さが所望の所定デバイス高さになるときま でラッピングする際に補助するための電気的ラッピング ガイドであって、前記デバイスの前記高さが前記所望の 所定デバイス高さであるときを含む、実質的な前記ラッ ピングの間を通じて第1抵抗を与える手段と、前記デバ きを含む、実質的な前記ラッピングの間を通じて前記第 1抵抗とは異なる第2抵抗を与える手段と、前記第1抵 抗を与える手段と前記第2抵抗を与える手段との間に位 置し、前記第1抵抗と前記第2抵抗とを検出する手段と を備えることを特徴とする電気的ラッピングガイド。

【請求項42】 前記第2抵抗を与える手段が前記第1 抵抗を与える手段から離れて位置する請求項41記載の 電気的ラッピングガイド。

【請求項43】 前記第1抵抗を与える手段が、前記第 2抵抗を与える手段と実質的に同じ材料とを含み、前記 50 【0003】図3は、書込素子32と読取素子34とを

第1抵抗を与える手段の寸法と前記第2抵抗を与える手 段の寸法とが異なる請求項41記載の電気的ラッピング ガイド。

6

【請求項44】 前記第1抵抗を与える手段のトラック 幅と、前記第2抵抗を与える手段のトラック幅とが実質 的に等しく、前記第1抵抗を与える手段の高さが前記第 2抵抗を与える手段の高さと異なる請求項43記載の電 気的ラッピングガイド。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、概して磁気記録に 関し、特に、磁気抵抗(MR)読取ヘッドに関し、さらに 詳細には、ラッピングガイド、電気的ラッピングガイド を形成する方法、磁気抵抗ヘッドを作製する方法、及び 電気的ラッピングガイド等の、MR読取ヘッドのストラ イプ高さを制御するための方法及び構造に関する。当業 者は、非等方性磁気抵抗(AMR)読取ヘッド、巨大磁気 抵抗(GMR)読取ヘッド及びスピンバルブ読取ヘッド が、MR読取ヘッドの広義の範疇に含まれるべきである と思料する。以下に引き続くMR読取ヘッドの説明は、 AMR、GMR及びスピンバルブデバイスを含むものと 理解される。合体された誘導型の書込、即ちMR読取へ ッドは本発明において開示される全ての実施形態におけ る具体的な例示の応用を構成する。

[0002]

【従来の技術及び発明が解決しようとする課題】磁気デ ィスクドライブは、コンピュータのようなディジタル電 子装置のためにデータを保存し、且つ再生するために用 いられている。図1及び図2において、従来技術の磁気 【請求項40】 前記ラッピング速度を変更するか否か 30 ディスクドライブ10は、シールされた筐体12、ディ スクドライブモータ14、回転するためにモータ14の スピンドルS1によって支持されている磁気ディスク1 6、アクチュエータ18及び該アクチュエータ18のス ピンドルS2に取付られたアーム20を含んでいる。サ スペンション22が、一端でアーム20と、他端で読取 /書込ヘッド乃至はトランスデューサ24と結合されて いる。トランスデューサ24は、典型的には、磁気抵抗 読取素子とともに誘導型書込素子を含む(図3に示され る)。矢印Rで示したように、モータ14が磁気ディス イスの前記高さが前記所望の所定デバイス高さであると 40 ク16を回転させるので、トランスデューサ24の下方 で空気抵抗が生じ、この空気抵抗が磁気ディスク16の 表面でトランスデューサをわずかに持ち上げるように作 用、乃至は、従来技術において、磁気ディスク16上で 「飛ぶ」と表現されるように作用している。アクチュエ ータ18が、矢印Pによって示されるように短い弧を描 いてトランスデューサ24を軸回転させるので、種々 の、情報の磁気「トラック」が磁気ディスク16から読 取られ得る。磁気ディスクドライブの構造及び製法は当 業者にはよく知られている。

含んでいる磁気読取/書込ヘッド30を示す。書込素子32の端面及び読取素子34の端面は、また、平面33上の空気抵抗面ABSを規定しており、動作中に磁気ディスク16の表面上で飛ぶのである。

【0004】読取素子34は第1シールド44と、第2 シールドとして機能する中間層38と、第1シールド4 4と中間層38との間に位置する読取センサ46とを含 んでいる。読取センサ46は特定のストライプ高さS H、及び、第1シールド44及び第2シールド38の間 に特定の位置を有しており、前記ストライプ高さ及び前 記特定の位置は特定の読取特性を達成できるように選択 されている。ストライプ高さを制御することは、デバイ ス抵抗、デバイス出力強度、デバイスバイアス点、しか も結果的に多くの関連する動作特性値を制御する際に重 要である。MRセンサは、典型的なSHを約2μmより 小さく、1μm未満を含んで、ストライプ高さを多様に して用いられ得る。さらに、読取センサ46が、シール ドされた単一素子垂直読取センサとして図3に示されて いるが、読取素子34は、当業者にはよく知られるよう に、シールドされない読取センサのような多様な形態を 20 採り得る。読取センサ46のような磁気抵抗ヘッドの構 造及び製法は、当業者にはよく知られている。

【0005】書込素子32は、典型的には、第1ヨーク素子乃至は極として機能している中間層38と、第2ヨーク素子乃至は極36とを含み、中間層と第2ヨーク素子との間で書込ギャップ40を構成している誘導型書込素子である。第1ヨーク素子38と第2ヨーク素子36とは書込ギャップ40が特定のスロート(throat)高さTHを有するように互いに関係付けて形成され配設される。書込素子32には、誘電体媒質43の間に位置する30導電性コイル42も含まれる。当業者にはよく知られるようにこれらの素子は、磁気ディスク16のような磁気媒質上に磁気的にデータを書込むように動作する。

【0006】読取/書込ヘッド30の形成は、図4に示 されたように、ウエハ50から始まり、ウエハ50は、 基板上に形成された、種々の材料からなる幾つかの層又 はフィルムの組みを含み、この種々の材料は、図3に示 した読取/書込ヘッドの素子を含んで、読取/書込ヘッ ドのアレイを構成している。ウエハ50はそののち、互 いに実質的に平行である多数のスライダーバーに分割さ 40 れ、該スライダーバーが、第1切断面乃至は端面54 と、第2切断面乃至は端面56とを有するように分割さ れる。図5により端的に示されるように、各スライダー バー52は、該バーに沿って直列に幾つかの読取/書込 ヘッド60を含み得る。例えば、典型的なスライダーバ ーは30個の読取/書込ヘッド60を含み得る。図5に 示されるように、該読取/書込ヘッド60は、形状が異 なっていてもよく、しかしながら、代わりに、スライダ ーバー52に沿った読取/書込ヘッド60のそれぞれ は、略同一形状であってもよい。

【0007】図5に示されるように、第2切断面56は、読取/書込へッド60が第2切断面56まで貫通して延びているように形成されている。従って、第2切断面56において、読取/書込へッド60が露出され、従って、手順終了ラッピングにおいて、第2切断面56沿いに材料を除去することができる。代りに、読取/書込へッド60は、初めは露出されることなく、第2切断面56の近くに延びている構造であってよい。かかる場合には、読取/書込へッド60は露出されるようになっていてよく、ラッピング手順の間、材料が読取/書込へッドから除去され得る。

【0008】ラッピングの目的は第2切断面56から材料を除去することであり、第2切断面はラッピング面しを定めており、平面33上の読取/書込へッド60のそれぞれのABS(図3にも示される)を形成している。さらに具体的に説明すると、ラッピング処理の目的は読取センサ46の上端面64から正確な所定距離の位置でABS面を規定することであり、この場合、上端面64がウエハ手順によって定義される。このようにして読取センサ46(図示せず)のストライプ高さSHがラッピング面しに対して実質的に垂直に規定されており、しかもスロート高さTHが同様にラッピング面しに対して実質的に垂直に規定されており、これもスロート高さTHが同様にラッピングののち、読取/書込へッドはそののち、スライダーバーから個々の読取/書込へッドを形成するために切断される。

【0009】図6は、典型的なラッピングマシン70を 示す。スライダーバー52がジグ72によって第1切断 面54沿いに保持されている。次々に、ジグ72がジグ 72の長さ方向沿いに種々の曲げ位置(bending point) 76でピストン74によって接触している。例えば、ピ ストン74はデュアルアクションエアシリンダであり、 特定の量によって曲げ位置76でジグ72を外れるよう に構成されている。この特定の量を得るためにコントロ ーラ78はピストン74の動作を調整するのに用いられ る。スライダーバー52は、第2切断面56がラッピン グ板82の上面80に実質的に平行に位置するようにス ライダーバーの向きが向けられている。ラッピングの 間、例えばダイアモンドスラリのような砥粒材料がスラ イダーバー52の第2切断面56とラッピング板82の 上面80との間に導き入れられる。第2切断面56が前 記上面80と接触又は近接されるとき、スライダーバー 52及びラッピング板82は第2切断面56と上面80 とによって定義される平面の範囲内で互いに相対的に動 く。この動きは、上側面80と第2切断面56とをとも に押付けるように働く力、及び、両者の間に位置する砥 粒材料とともに運転され、第2切断面56を、延いて は、読み書きヘッド60を砥粒によってラップするよう に働く。

【0010】ストライプ高さSHのきわどい性質(criti 50 cal nature)のゆえに、正しいストライプ高さを得る特 定の位置でラッピング処理を完了することが重要である。ラッピング回数、ラッピング圧力、及び他のラッピングパラメータが、具体的なスライダーバー52のタイプのために標準化され得るであろうが、かかる方法は読取/書込へッド60の材料を堆積させる場合におけるような、若しくは読取/書込へッドに対するウエハ切断位置のような、製造上のバラツキのゆえに効果がない。特に詳細には、単一のスライダーバー又は単一スライダーバー又は単一のウエハの範囲内に何がしかの製造上のバラツキが存在するかも知れず、バラツキは距離とともに増えるが、一方で異なるウエハの間に存在する可能性がある(即ち、ウエハーウエハ間バラツキ)。従って、幾つかの指標又はラッピング処理の間での読取センサ46の実際のストライプ高さのフィードバックを得ることがコ

ントローラにとって有用である。 【0011】図7は、従来技術による電子ラッピングガ イド(ELG)90の例を示しており、該ELGはラッピ ング処理の間ストライプ高さの指標を与えるのに用いら れている。図7は、読取センサ46及び関連付けられた リード92を含む層における断面中のスライダーバー5 20 2を示す。抵抗素子で形成されたスイッチ94及び抵抗 素子96は、リード98及び100を通ってコントロー ラ78に電気的に接続されている。 ラッピング処理の 間、第1電流 I 1 がスイッチ94を通り抜け、第2電流 I 2が抵抗素子96を通り抜ける。前記ラッピングはラ ッピング面Lで生じるので、そして、読取センサ46の ストライプ高さSHが減少するので、スイッチ94及び 抵抗素子96の両者の高さがともに減少する。 ラッピン グ処理の間ずっと、スイッチ94の抵抗値Rs及び抵抗 素子96の抵抗値Rrの、変りつつある高さによる変化 30 はコントローラ78によって検出され得る。 期間中の抵 抗値の、かかる変化が図8に示される。

【0012】読取センサ46の材料特性及び寸法に対す る抵抗素子96の材料特性及び寸法が既知であるので、 ラッピング処理の間の測定された抵抗R r は、ラッピン グ処理の間の読取センサ46の平均的高さを計算するの に用いられ得る。かかる計算された高さは、図8中に曲 線110によって経時的に示されている。また、スイッ チ94の最初の高さは、スイッチ全体がラップされ、こ れによって、読取センサの目標ストライプ高さSHdが 40 達成される前に、スイッチを「ブレーキング」するよう に選択されている。スイッチ94の高さHsは読取セン サ46のストライプ高さSHに対して既知であるので、 スイッチがブレークする時点tsbの読取センサ46の 残りのストライプ高さが近似され得る。従って、図8に 示されたように、Rrから計算された高さは前記スイッ チがブレークする時点tsbにおいて平均化された読取 センサストライプ高さから較正され得る。ラッピング処 理は読取センサ46ストライプ高さSHが計算されてほ ば目標ストライプ高さSHdになるまで継続し、そのと 50 チとともに、同じ数の方程式を生成する能力を要するで

きの時間 tendにラッピング処理の速度が変更され最終的にラッピングが完了される。

【0013】不具合なことに、図7中のELG90のスイッチ94は真にデジタル応答を有するのでなく、むしろ図8に示されたようにラッピング時間中、ずっと抵抗Rsが増大する。また、典型的なラッピングシステムの測定回路は真のオープン抵抗を容易に測り得るものでない。従って、スイッチがブレークする乃至はオープンになる、単一の正確な時点を容易に保証し得るものではなく、従って、較正目的のスイッチ高さの深さまでラッピングが進行されたときの正確な指示が得られるものではない。

【0014】さらに、かかるELGを用いての完了点検 出は測定精度によって制限されていて望ましくないノイ ズのためスイッチ94がオープンになることを不正確に 示し、しばしば偽のオープン指示として参照されてしま う。かかる偽のオープン指示を避けるための一つの手法 は、スイッチ94と並列に抵抗素子、最も典型的にはR sの初期抵抗よりも明らかに大きい抵抗値を有するもの を置くことである。コントローラで検出された抵抗信号 はスイッチがオープンしたとき、この並列抵抗素子に対 して漸近的に等しい値に至るまで生じる。偽のオープン 指示が避けられ得るが、結果の完了点が不正確なままで ある。さらに、かかるELGはスイッチがブレークする ときの時点の前後でのみ較正値を与えるので、ラッピン グ処理の間を通してラッピングパラメータを調整する使 用には有効でない。また、ストライプ高さの計算と、図 7のELG90を用いるストライプ高さ計算の較正は、 読取センサは勿論、ELGスイッチ、抵抗素子及びリー ドの相対的な、そして材料的な特性を知っていることに 依存している。従って、製造上のバラツキによるこれら の特性における未知の相違点は不正確なストライプ高さ 較正を生じてしまい、従って、早すぎるか遅すぎるかと いう、ラッピング処理の不正確な終結に至ってしまう。 かかる不正確な決定は、望ましくないストライプ高さ、 従って標準以下の動作特性を有する読取センサ46を得 るという結果を生みがちである。例えば、典型的なハー ドバイアスされた隣接した結合センサ(hard biased c ontiguous junction sensor)のため、読取センサ46 は勿論、スイッチ94及び抵抗素子96の両方の測定さ れた抵抗値は、スイッチ94、抵抗素子96乃至は読取 センサ46の抵抗値に加えて、リード抵抗の項と結合抵 杭の項とを含むであろう。これらの項のそれぞれは、そ れぞれの形状の寸法と各フィルムのシート抵抗が、ウエ ハの個数の全ては勿論、何れの所定のウエハの端から端 までに対しても変化するので未知である。また、これら の項のそれぞれは、ラッピングの間ストライプ高さとと もに変化し易い。スライダーバーの各ELGに対する未 知の事項の全てを解決することは、同じ数の較正スイッ

11 あろうし、合計抵抗値のそれぞれの測定精度は勿論、ス イッチ完了点のそれぞれの正確な決定に依存するであろ う。かかる精度を得ることは望ましくない複雑な手法を 伴うであろうし、従って、実用的でない。

【0015】さらなる困難として、スライダーバーは、一旦、ウエハから切断されるとしばしば固有の曲線を有することが知られている。空気抵抗面を決定する一つの目的はこの状態を補正することであり、この理由はこの補正が、スライダーバーの端から端までにわたって配置される読取センサ46のストライブ高さの緊密な分布を担じるために必要とされるからである。典型的な実施形態において、図7のELG90は、スイッチ94と抵抗素子96とがスライダーの間で離れた位置となるように配置されている。スライダーバーの未知の曲線により、この離れていることが、各スイッチ94と、近接する抵抗素子96とが正確に既知の相対的な高さを有し、従って結果として付加的な較正誤差を生じると仮定することにおいて誤差を増大する。従って、ELG90を用いることは充分な解決策ではない。

【0016】図9は、他の現在使用している電子的ラッ 20 ピングガイド(ELG)120を示す。 かかるELGは、 ラッピング面L沿いに配置され、且つリード124を介 してコントローラ78に接続された第1抵抗素子122 を含む。また、電気的リード128を介してコントロー ラ78に電気的に接続され、しかも、ラッピングされな い参照デバイスとして作用するようにラッピング面Lか ら離れて配置された第2抵抗素子126も含まれる。第 1電流 I 1は第1抵抗素子122を介して、第2電流 I 2は第2抵抗素子126を介してそれぞれ流れ、ラッピ ング処理の間、その両方ともコントローラ78によって 30 測定されモニタされ得る。さらに、第2抵抗素子126 の寸法及び材料特性は、読取センサ46のストライプ高 さが目標ストライプ高さSHdに等しくなる、ラッピン グ処理中の時点で、第1抵抗素子122の抵抗R1が第 2抵抗素子126の抵抗値R2と等しいか又は何らかの 関係を有するように選定される。従って、ラッピング処 理の間、読取センサ46のストライプ高さが減少するの で、第1抵抗素子122の高さが同様に減少し、これに よって、図10に示されるように第1抵抗素子122の 端から端までで測定された抵抗値R1を変えている。抵 40 抗値R1が一旦抵抗値R2と略同じと検出されたら、図 10に点Eで示されたように、ラッピング処理がtend で停止する。2つの抵抗素子のみが図9に示されるが、 多数の抵抗素子が用いられ得る。かかるELGにおい て、1つ以上の抵抗素子が、ラップされていない参照デ バイスとして用いることができ、tendを決定するため の追加の抵抗レベルを与える。

【0017】図9のELG120のような電子ラッピングガイドはまた、ウエハの両端間の寸法的又は材料的特性の未知の変化によって影響される。スライダー間に単 50

一の抵抗素子を置く従来技術の試みは、前述したよう に、ウエハの両端間の寸法的及び材料的特性バラツキの 両方による誤差を受け、バーの曲線による誤差を受け る。第1抵抗素子122に物理的に近く接近して第2抵 抗素子126を置くことと、第1電気的リード124と 略同一の第2電気的リード128を構成することはこの 構造におけるこれらの誤差の累積効果を減少するであろ う。しかしながら、不具合なことに、かかる変形された ELGにおいて、第2抵抗素子126のストライプ高さ を決定する際の寸法的誤差は、第1抵抗素子のストライ プの目標決めに際しての誤差に直接的に変換される。事 実、バーをラッピングする間の参照基準は各抵抗素子の 上端面の位置のみに基づくのではなく、第2抵抗素子1 26の下端面の位置にも支配される。物理的寸法のパー センテージ誤差を減少するようにELGを拡大縮小する ことは、第2電気的リード128と第2抵抗素子126 との間での結合抵抗項を本来的に無効にすることができ る。

【0018】従って、望ましいことは、電子的ラッピン グガイドと、より正確であり、且つ読取センサ又は他の デバイスのラッピング処理の間を通じて実質的にデバイ スのストライプ高さのより正確な決定を、限られたコス トと複雑さとによって、結果として得ることのできる、 デバイスのストライプ高さの制御の方法である。読取セ ンサのラッピングの処理の間、ストライプ高さが決定さ れ得るように、かかるELGが実質的に連続する信号を 与えることが望ましい。かかるE L Gが、誤差を最小限 にするために較正参照基準として抵抗素子の上端面を利 用することがさらに望ましい。また、かかるELGが、 ウエハの処理の間に固有の、寸法的且つ材料的特性にお けるバラツキに実質的に影響を受けないことが望まし い。かかる現状に鑑み、本発明は、デバイスストライプ 高さをより正確に決定することのできるラッピングガイ ド、電気的ラッピングガイドを形成する方法、磁気抵抗 ヘッドを作製する方法、及び電気的ラッピングガイドを 提供することを課題とする。

[0019]

【課題を解決するための手段】本発明は、ラッピング処理間にデバイスストライプ高さをより正確に決定することを実現することを目的とするものであり、結果として、ラッピングによって処理したデバイスのより正確なストライプ高さの制御をもたらす。このことは、電気的ラッピングガイドを提供することによって達成されるが、該ガイドの特性がデバイスをラッピングする処理の間を通じて実質的にモニタされ、且つ、該ガイドは、デバイスストライプ高さの決定に際しての製造上のバラツキの影響が最小限となるように構成されている。

【0020】本発明に係るデバイスの製造において用いられるラッピングガイドは、基板と、該基板上の2つの 抵抗素子を含む。さらに、ストライプ高さが前記ウエハ 上で定義されるが、前記2つの抵抗素子は、抵抗素子の 上端面の相対的な位置でのオフセットによって、異なる ストライプ高さを有している。さらに、前記基板は、ラ ッピング面を規定する端面を有し、2つの抵抗素子のそ れぞれは、ラッピング面沿いに端面を有する。従って、 2つの抵抗素子の端面がラッピングされ、デバイスがラ ッピングされる間、ラッピング面に実質的に垂直に測定 されるデバイスストライプ高さが、目標デバイスストラ イプ高さに等しいときを決定するために、抵抗素子の抵 抗値が変化しその両方が用いられる。

【0021】電気的ラッピングガイドを形成するための 処理は、ラッピング面を含む基板を提供する手順を含 む。前記処理は前記基板上で前記デバイスの第1端面を 定めるラッピング面と交差するデバイスを形成する手順 を含む。前記デバイスは、初期高さと、関連付けられた 所定の所望高さとで形成される。また、前記基板上に、 前記デバイスとは離れている第1抵抗素子が第1抵抗と 初期高さとを有して形成され、該初期高さは、該初期高 さと前記デバイスの所定の所望高さとの差よりも大き い。さらに、第1抵抗素子がラッピング面と交差して形 20 成され、該ラッピング面によって第1抵抗素子の第1端 面が定まる。前記基板上で、前記デバイスから離れてい る第2抵抗素子が第2抵抗と、初期高さとを有して形成 され、該初期高さは、該初期高さと前記デバイスの所定 の所望高さとの差よりも大きい。第2抵抗素子がラッピ ング面と交差して形成され、該ラッピング面によって第 2抵抗素子の第1端面が定まる。さらに、2つの抵抗素 子は、異なる抵抗値を有することができ、それぞれ、共 通の電気的リードに電気的に接続することができる。こ の方法により、前記ELGはラッピング処理の間を通じ 30 て両方の抵抗素子の抵抗値を測定することができるよう に、且つ最小限の外部配線とハードウエアを用いてラッ ピングの終了点を決定するのに用いられるように形成さ

【0022】さらに、本発明に係る磁気抵抗へッドを作製するための方法は、磁気抵抗センサと2つの抵抗素子を含み、この3者が互いに離れているスライダーバーのラッピング面に沿ってラッピング面に沿って可設立の抵抗素子のそれぞれはラッピング面に沿って配設された端面を有し、しかもそれぞれは前記2つの抵抗素子の間に配設された電気的リードに電気的に接続されている。前記方法は、さらに、ラッピングが雑続している間、各抵抗素子の端から端までで異なる抵抗を測定するため、抵抗素子の「つに第1電流を流し、他の抵抗素子に第2電流を流す手順を含む。さらに、前記方法は、ラッピングの速度を変更するか否かを決定するために2つの抵抗値を用いる手順を含む。

【0023】本発明の種々の実施形態は、ラッピング処 いる。第1抵抗素子と第2抵抗素子とか近接している政理の間、デバイスストライプ高さをより正確に決定する に、ラッピング処理の間、両者は同じ速度でラップさことを容易にすることによってデバイスのストライプ高 50 れ、従ってH1とH2との関係は実質的に変わらないと

14

さをより正確に制御することを可能にしている。さら に、この付加的な正確さと精度とが、製造時間、コスト 又は複雑さを増大することなく得られる。

【0024】これらの、そして、他の本発明の利点は、 以下の本発明の説明を読み、図面を理解することによっ て当業者には明らかとなるであろう。

[0025]

【発明の実施の形態】図1~図6、図7~図8、図9~図10は、従来技術に関して参照して説明した。図11 0~10及び以下の関連する説明は、読取センサのストライプ高さSHが目標ストライプ高さSHはに近づくとき、スライダーバーをラッピングする速度を変更することを容易にする電子的ラッピングガイド(ELG)を提供する装置及び方法を例示する。特に、前記ELGは、変化する抵抗信号を目標ストライプ高さが達成される前から達成される時点まで連続的に与える2つの抵抗素子を含んでいる。

【0026】図11は、本発明の実施の形態に係る電子的ラッピングガイド(ELG)140の部分断面図であり、該ELGはデバイスの近くに配置されており、該デバイスとは具体的にはスライダーバー142上の、リード92を備えた読取センサ46である。該読取センサ46は磁気抵抗読取センサとすることができ、該読取センサは、高さ乃至はストライプ高さSHdとトラック幅TWSとによって規定される。図示されたように、他の読取センサもスライダーバー上でELG140の近くに配置されていてもよい。かかる読取センサ46に接近していることは、読取センサ46とELG140との間での製造(寸法的及び材料的特性)バラツキを最小限にする。さらに、他のELG140(図示せず)が他の読取センサ46(図示せず)の近くにスライダーバー142に沿って配置されてよい。

【0027】さらに図11に示されるように、ELG1 40は第1抵抗素子144と、該第1抵抗素子144か ら共通リード148によって隔てられた第2抵抗素子1 46とを含み、該共通リードは2つの抵抗素子と電気的 に接続されている。第1抵抗素子144及び第2抵抗素 子146はまた、それぞれ第1電気的リード150と第 2電気的リード152とに電気的に接続されている。リ ード148、150及び152はそれぞれコントローラ (図示せず)に電気的に接続され、該コントローラを介し て電流が第1抵抗素子144及び第2抵抗素子146に 流され、該コントローラを介して第1抵抗素子144及 び第2抵抗素子146の抵抗が測定され得る。また、第 1抵抗素子144と第2抵抗素子146は、特定の高さ H1とH2とにそれぞれ形成され且つ、特定の幅乃至は トラック幅TWR1とTWR2とにそれぞれ形成されて いる。第1抵抗素子と第2抵抗素子とが近接している故 に、ラッピング処理の間、両者は同じ速度でラップさ

20

16

いうことに注意しなければならない。TWR1とTWR 2とは略等しいように示され、また、そうであることが 好ましいが、本発明の幾つかの実施の形態においては異 なっていてもよい。何れかの場合において、TWR 1 及 びTWR2は、実質的にTWSよりも大きいことが好ま しい。TWR1の寸法及びTWR2の寸法が大きければ 大きい程、以下に説明するように、終了点の決定に関す る他のELG部品の影響はあまりない。さらに、ELG 抵抗素子の製造の間、より大きいTWR 1及びTWR 2 を最小にする。例えば、適切な寸法であれば、典型的な 寸法誤差は、他の場合には10%以上の誤差が生じ得る のと違って約1%誤差の結果となり得る。例えば、かか る利点を得るために、TWSは約1μm又はそれよりも 小であり、一方、TWR1及びTWR2は1μmから約 100μmの範囲にあり、好ましくは約25μmとされ 得る。特定のTWR1及びTWR2の値の選定は、読取 /書込ヘッドに占有された面積に対するELG用スライ ダーバーとして利用できる面積によってさらに影響を受 ける。

【0028】読取センサ46はまた、ある高さ乃至はス トライプ高さSHに形成される。スライス操作が行なわ れてスライダーバーを形成する前に、ウエハ水平面にお いて、前記読取センサは高さSHwを有しており、一 方、第1及び第2抵抗素子は高さH1w及びH2wをそ れぞれ有している。スライダーバーが一旦形成される と、前記センサ並びに第1及び第2抵抗素子はそれぞれ の予備ラップした初期高さSHi、H1i、及びH2i を有している。勿論、もしスライス操作がデバイス乃至 ウエハレベル高さに等しい。さらに、もし、スライス操 作が抵抗素子を貫通して切断しないなら、ラッピング面 しが抵抗素子の下端面に到達するまでその抵抗素子の抵 抗値には変化がないであろう。

【0029】ラッピング処理の間、スライダーバー14 2はラッピング面Lに沿ってSHが所望若しくは目標の ストライプ高さSHdに等しくなるまでラップされ、そ の間ずっとH1及びH2とともにSHを、初期予備ラッ プされたSHi、H1i及びH2iから減少させる。読 取センサ即ち第1抵抗素子及び第2抵抗素子が同じ材料 40 る。そのとき、即ちtend、ラッピング面Lは平面14 から形成されているとき、それらは略同じラッピング速 度を経験するであろうということに注意しなければなら ない。さらに、それらがスライダーバーに沿って互いに 近く配設されると、H1、H2及びSHの間の差異は、 ラッピング処理の間ずっと実質的に一定のままである。 【0030】目標ストライプ高さが達成される前、及び 達成されたときに、較正を行うため、抵抗素子の初期の 下端面は、読取センサを含む最終平面143ABSの下 方にあり、抵抗素子の上端面は最終平面143の上方に ある。この基準は、読取センサの下端面に対して下端面 50 る。第1及び第2抵抗素子の材料は同じである。また、

の位置に関係なく、そして、その故に抵抗素子の初期下 端面が初期ラッピング面にまで延びているか否かによら ず、満たされ得る。しかしながら、もし、抵抗素子が初 期ラッピング面にまで延びていないなら、抵抗値は、ラ ッピング面しが一旦抵抗素子の下端面に到達するとき変 化し始める。

【0031】しかしながら、初期ラッピング面から読取 センサABSを含む平面143にまで、スライダーバー をラッピングする間中、抵抗素子が、変化する信号を生 は終了点決定に関するトラック幅の寸法的な誤差の影響 10 ずる。抵抗素子が初期ラッピング面からラップされるこ と、そして、その故にその時点から抵抗値が変化し始め ることを確かなものとするため、抵抗素子の下端面は初 期ラッピング面にまで延びており、これによって抵抗素 子がラッピング処理の初めからラップされることが許容 される。スライダーバーのスライス操作のバラツキ及び 公差を考慮すると、ウエハ水平面の、抵抗素子の下端面 と、平面143との距離が、平面143とウエハレベル 読取センサ下端面との距離よりも大きいか、等しいこと が望ましい。しかしながら、第1及び第2抵抗素子を露 出するために、スライダーバーの適切なスライスがなさ れれば、抵抗素子のウエハレベル下端面が代りに近接又 は、読取センサのウエハレベル下端面が平面143に近 接しているよりももっと近接する。

【0032】ラッピングが読取センサABSを形成する (即ち、SH=SHd)まで較正するため、抵抗素子の上 端面は、読取センサABSを含む平面143上を越えて 延びている。換言すれば、初期ラッピング面と、第1及 び第2抵抗素子の上端面との距離は、初期ラッピング面 と平面143との距離よりも大きい。従って、例えば、 は素子を貫通して切断しないなら、初期高さは実質的に 30 約16μmのSHwは、約1μmのSHdにまでラッピ ングされ得る。その場合、H1wが約19µmであれば H2wは17µmであろう。絶対値寸法は何がしかスラ イダーバースライス操作の公差によって影響されるが、 H1wとH2wとが、目標ストライプ高さSHdよりも 大きい、少なくとも約15μmであることが好ましい。 【0033】ラッピング処理の目標は、SHが目標スト ライプ高さSHdに略等しいとき終了点でラッピングを 停止することを含め、SHが目標ストライプ高さSHd に到達するようにラッピング速度を変化させることであ 3に一致し、空気抵抗面ABSを含んでいる。

> 【0034】図12は、本発明に係るELG140の他 の部分断面図を示す。H1はH2と異なり、しかも、T WR1はTWR2に略等しい。コントローラ(図示せず) へのリード148a、150a及び152aを電気的接 続を容易にする追加の電気的接続素子(図示せず)が含ま れ得る。

> 【0035】図13は、本発明の一実施の形態に係るE LG140の部分機略図であり、空気抵抗面を示してい

好ましくは、第1及び第2素子は同一の材料で形成さ れ、読取センサ46の形成と同時に形成されるが、最小 限の、手順の複雑さで形成できるという結果をもたらす からである。従って、第1及び第2抵抗素子144及び 146は、多層読取センサ46の形成に利用されたのと 同じ順、及び同じ方法で形成された同じ多数の層又はフ ィルムによって形成され、これによってそのそれぞれの 深さD1及びD2は実質的に同じである。かかる多層の 前記材料及び順序は、完成された読取センサ46の所望 の特性次第で決定される。これらの層は、そののち、例 10 る。この相違点は、第1及び第2抵抗素子の上端面の位 えば、読取センサ46(図11に示されるように)並びに 第1及び第2抵抗素子144及び146のトラック幅と ストライプ高さとを決定するために、マスクとパターン 化されたフォトレジストとを共に用いて行なうイオンミ リングによってパターン決めされる。トラック幅は典型 的には長さ方向バイアスと薄膜リード層とによって規定 される。一層複雑な処理が要求されるので、幾つかの実 施の形態においては第1及び第2抵抗素子144及び1 46が読取センサ46とは違うフィルム中に構成され得 るが、第2抵抗素子のトラック幅とあわせて同時に第1 抵抗素子のトラック幅を規定するように、そして、読取 センサ46のストライプ高さと同時に第1及び第2抵抗 素子のストライプ高さを規定するように、第1及び第2 抵抗素子144及び146はエッチングされなければな らない。故に読取センサと抵抗素子とは誘電体材料で被 覆される。

【0036】前記誘電体材料は、例えば、マスク及びパ ターン化されたフォトレジストを用いて、図12の読取 センサリードバイアス(図示せず)及びELGリードバイ アス160を形成するために引き続く処理においてエッ チングされ得る。導電体材料からなる連続する層が堆積 され、読取センサの接続が構成される(図12には示さ ず)ように、リードからプローブパッドの所望の位置に まで経由して電気的連続性が得られるようにパターン化 される。これらの層は、限定されないが真空堆積及びリ フトオフ乃至は、金及び銅を含みうる適切な導体材料を 用いるレジストマスクでのエレクトロプレーティングを 含む多数の手法によって構成され得る。 図11におい て、リード92、148、150及び152はこれらの 結合された構造の概略的表現であるものと理解される。 処理の時間とコストとを節約するためにリード148、 150、152は好ましくは互いに同じ材料からなり、 さらに好ましくは読取センサリード線92と同じ材料 で、同じ時点で形成される。

【0037】木発明の他の実施の形態に係るELGを形 成する手順170は、図14に示されたフローチャート からさらに明らかに理解され得る。手順170は操作1 72において、基板を準備する手順を含み、第1シール ド及び第1読取ギャップを形成する材料を準備する手順

18 する材料とが操作174において基板上に堆積される。 多層読取センサが形成されるとき、異なる材料の層を連 続的に堆積させて、センサ及び抵抗素子の両方に対して 同じ材料が堆積され得る。操作176において、抵抗素 子トラック幅TWR 1及びTWR 2は互いに略等しいよ うに構成され、しかも読取センサトラック幅TWSが構 成される。TWR1及びTWR2はTWSよりも著しく 大きいことが好ましい。抵抗素子高さH1及びH2はま た、操作178において互いに相違するように構成され 置におけるオフセットを含んでおり、ラッピング処理の 間、ストライプ高さとともに変化する信号が両抵抗素子 からモニタし得ることを保証するために、初期センサス トライプ高さSHw及び目標センサストライプ高さSH dの差よりも大きくなるようにH1及びH2が構成され た第1及び第2抵抗素子の下端面の位置におけるオフセ ットを含み得る。連続信号が実質的にずっと利用可能で あるので、適切なラッピング装置があれば、ラッピング パラメータは適切にスライダーバーをラップするために 必要とされるように、処理の間中、連続的に調整され得 る。例えば、かかる能力は、材料特性又はスライダーバ 一の端から端まで曲線が変化することに関係なく、スラ イダーバーの全体の端から端まで実質的に同時にラッピ ングを完了できることを可能にしている。さらに、ラッ ピング処理中、連続信号は実質的にずっと、かかる調整 を正確に且つ素早くすることができる。また、好都合な ことには、ELG抵抗素子が完全にはラップされてしま わないので、H1及びH2に依存したある限界内で目標 終了点は容易に変更され得る。従って、同じELG設計

【0038】さらに、操作180において、読取センサ に電気的に接続されたセンサリードが形成される。ま た、第1及び第2抵抗素子に、且つ、両素子の間に電気 的に接続された共通リードが、抵抗素子に対して1つの 追加のリードとともに(alongwith one additional 1 ead)形成される。例えば、共通リードは、共通リードが 唯一の構造、又は、隣接結合ハードバイアス読取センサ 構造におけるようなELGの2つの抵抗素子と同じ平面 40 の間及び平面内に位置する材料であるように形成され得 る。代りに、リード構造が、典型的な交換バイアスデバ イス又は非隣接結合ハードバイアスされたデバイスにお けるような、2つの抵抗素子(しばしばオーバーレイ構 造と呼ばれる)と異なった平面上に形成される状態で、 第1及び第2抵抗素子が物理的に近接し得るものであ る。特に、かかる代替実施形態において、共通ヘッド が、2つが隣接している範囲で2つの抵抗素子との接触 を有して形成され得る。

が、相違する目標ストライプ高さSHdを有する種々の

センサの製造の為に用いられ得る。

【0039】これらのリードは、単一の材料又は異なる を含み、読取センサ材料と第1及び第2抵抗素子を形成 50 材料の多層体によって操作180において、形成され得 る。例えば、ELG抵抗素子(幾つかの実施の形態においては、共通リードに接触している隣接領域を含んでいる)は読取センサと同じ多層構造で同じ材料で形成され得て、これによって製造の複雑さを減じることができる。さらに複雑さを減少するため、ELGトラック幅、ストライプ高さ及びリード構造は読取センサトラック幅、ストライプ高さ及びリード構造を構成する処理段階の間に構成され得る。材料堆積、ストライプ高さ及びトラック幅の形成、電気的リードの形成が化学素着、物理蒸着、イオンビーム堆積、スピンコーティング反応性イオンエッチング、プラズマエッチング、プレーティング、及び他の、当業者に知られた方法のような既知の方法を用いて実施される。

【0040】処理170はまた、操作182においてウエハを完成させる追加の処理を含む。かかる処理は、誘導型書込素子導電コイル及び第2ヨーク素子と同様に、読取センサ上にシールドを追加することを含み得る(図3参照)。さらに、読取センサ及びELGリードの位置は典型的には、減少された複雑さを有する実施の形態において誘導型書込素子処理の幾つかと同時に構成されるであろう。勿論、処理170が前述した順序で行なわれ得る間、操作は、代りに他の順序でも行うこともできる。

【0041】図15は、本発明の実施の形態に従って、 ラッピングの間、読取センサストライプ高さを制御する ために電気的ラッピングガイドELGを用いる方法19 0を示している。方法190は、操作192において、 本発明の実施の形態によるELGを含むスライダーバー の切断面をラッピングすることを始めることを含む。操 作192において開始されるラッピングが継続される 間、操作194において、電流I1及びI2がELGの 第1及び第2抵抗素子に印加される。このことは、第1 抵抗素子144及び第2抵抗素子146に関して図16 に示されている。再度、図15を参照して、操作196 において、及びラッピングが継続される間、抵抗値R1 及びR2は第1及び第2抵抗素子の端から端までにわた ってそれぞれ測定される。操作196において測定され た抵抗値R1及びR2を利用して、特にこの方法のため に構成されたコントローラが、操作198でラッピング を停止するか否かを含め、ラッピング速度を変更すべき 40 かどうかを決定する。勿論、ラッピングが始まったの ち、操作194~198のそれぞれが行なわれるが、ラ ッピングが完了したのち、操作194~196が、行わ れ得る。

【0042】読取センサの電流ストライプ高さが目標読取センサストライプ高さに近づいている、乃至は、略等しいということを決定するのに抵抗値R1及びR2が用いられるとき、操作198においてその決定がなされる。特に、本発明の実施の形態によるELGのために、第1及び第2抵抗素子の材料特性が略同一であるとき、

20 第1及び第2抵抗素子トラック幅TWR1及びTWR2 が略等しいとき、そして、第1及び第2抵抗素子の初期 の(予備ラッピング)高さH1i及びH2iが異なると き、第1及び第2抵抗素子の両端間を測定した抵抗値R 1とR2との比は、それぞれラッピング処理の間の所定 時間においてH1及びH2の比に逆比例している。従っ て、第1及び第2抵抗素子の上端面の相対的な位置の差 を知ること、及び、各抵抗素子の下端面がラッピングの 間常に空気抵抗面に達するように第1及び第2抵抗素子 のウエハレベルストライプ高さを定義することにより、 H1及びH2の間の差が、H1及びH2が正の値を有す

同常に全気抵抗側に達するように第1及び第2抵抗素子 のウエハレベルストライプ高さを定義することにより、 H1及びH2の間の差が、H1及びH2が正の値を有す る全ての時間について知られ得る。さらに読取センサ初 期高さと、第1又は第2抵抗素子の何れかの1つの初期 高さを知ることにより、読取センサストライプ高さがラ ッピング処理の間、何時でも決定され得る。この抵抗の 比と読取センサストライプ高さSHとの関係が対17に 示されている。図17の曲線によって示されるように、 SHが減少する(即ち、ラップされる)ので、抵抗素子抵

20 【0043】ラッピングの速度を変更すべきか、或いは、ラッピングを停止すべきかを決定する方法は以下の関係式からさらに理解され得る。ELG素子の両端で抵抗値を測定するとき、導入された電流I1及びI2が、特定の経路を通ることによって、結合抵抗が実際に測定される。第1抵抗素子、共通リード及び第1電気的リードによって形成される第1ELG素子の抵抗値Ree1と、第2抵抗素子、共通リード及び第2電気的リードによって形成される第2ELG素子の抵抗値Ree2とが、以下によって与えられる。

# 30 【数1】

### Reel = R1 + Rlc + Rl1 + Rjunct1

及び

## 【数2】

抗値の比が増大する。

# Ree2 = R2 + Ric + R12 + Rjunct2

ここで、R1cは共通リードによる抵抗値であり、R1 1及びR12はそれぞれ第1及び第2電気的リードによる抵抗値であり、Rjunct1及びRjunct2は対応する抵抗素子とリードとの結合による抵抗値である。

40 【0044】R11、R12、R1c、Rjunct1 及びRjunct2が、R1及びR2に対して無視できるように、リード及び結合が形成されていることが好ましい。例えば、リード抵抗は、低抵抗率材料を用いることによって最小限にされる。リード抵抗はまた、薄膜リードと書込ヘッド処理において用いられる、より厚い導電体との導通ビアを前記抵抗素子に近接して構成することによって、読取センサの作製において利用される薄膜からのみ形成されるリード間の距離を最小限にすることによって最小限にされ得る。さらに、抵抗素子のトラック幅をセンサのトラック幅よりも実質的により大きくな さらに、差yがSHi及びH2i間で既知であり、且つスライダーバーがラッピングの完了により、局所的に実質的に平面であり、事実上、決定された空気抵抗面が抵抗素子の上端面に平行であるとき、

2.2

【数10】

SH = H2 + y

代りには、上述の式はH2よりもむしろ、H1の項で記載され得て、この場合、SHiとH1iとの差zが用いられ、zはx及びyの和に等しい。

【0046】読取センサに対する要求により、Rjun ct1Rjunct2がR1とR2とに対して無視でき るという状態に遭遇することは現実的でないかもしれな い。Rjunct1及びRjunct2は、近い端面か ら隣接する結合構造の端面接触にかけて(from the ap proximate edge to edge contact of a contigu ous junction)現れるので、Rjunct1及びRju nct2は、ラッピングの間、ストライプ高さに逆比例 して変化するであろう。同様に、抵抗値の項R11、R 12及びR1cは、第1及び第2抵抗素子に関してのリ 20 ード構造を表わす一定値の項と、ラッピングの間のスト ライプ高さとともに変化し得る第1及び第2抵抗素子に 隣接したリードの部分を表わす変数の項とに分離され得 る。この場合、R11はR11f+R11vと表わすこ とができ、R12はR12f+R12vと表すことがで き、R1cはR1cf+R1cvと表すことができ、こ こでR11f、R12f及びR1cfはそれぞれ、R1 1、R12及びR1cの一定値の成分をそれぞれ表し、 R11v、R12v及びR1cvは、それぞれ、R1 1、R12及びR1cのストライプ高さに逆比例して変 30 化する成分を表している。リード抵抗の一定値の項は幾 つかのラッピング制御機構において略同一であるように 構成されることが好ましく、何れの制御機構においても かかる関係に対する不利益は実質的に存在しない。R1 1f、R12f及びR1cfのみが一定値であり、全て の他の項はストライプ高さに逆比例であるので、Ree 1に対するRee2の比からストライプ高さを決定する とき当業者には明らかとなるべきであるが、R11f、 R12f及びR1cf及び何れの外部配線抵抗も残りの 項の和に対して無視でき、しかもR1、R2、Rjun ct1、Rjunct2、R11v、R12v及びR1 cvを表すための個々の係数は、もしこれらの付加的な 項が無視できると仮定した場合に得られるものと同一の 結果を生じるように消去キャンセルされるであろうとい うことは充分な条件である。

【0047】R11f、R12f及びR1cが無視できると考え得る場合に、もし、所定のデバイスに対する構造及び材料の要件が、ELGを構成するのに実際的でないようにするなら、よく制御された処理は、抵抗の比を取る前に測定された抵抗値から名目上の一定値の抵抗項50を表す定数Fを引くことを許容すべきであり、第2抵抗

るように構成することは、R1及びR2がそれぞれ直接 TWR 1及びTWR 2に比例しているので、リードの相 対的影響と結合抵抗とを最小限にできる。例えば、読取 センサトラック幅を約1μmとすれば、約10μmから 約100μmの範囲の抵抗素子のTWR1及びTWR2 は、読取センサに関する強度の略1~2桁オーダーだけ ELG抵抗素子の抵抗値を増大させ、R1とR2とがE LG抵抗における優勢な項となる結果となる。しかしな がら、幾つかの応用において約15μm~約30μmの 長さを超えてTWR1とTWR2とを大きくすることに 対する追加的な利点は殆どなく、25μmは殆どの応用 において良好な特性を得る結果となるべきである。従っ て、Ree1とRee2とがR1とR2とに減少され、 これによって、比Ree2/Ree1が比R2/R1に 簡単化される。また、各抵抗素子の抵抗値は以下によっ て与えられる:

【数3】

R1 = ol TWR1
D1 H1

及び 【数4】

> R2 = <u>02 TWR2</u> D2 H2

ここで、それぞれ、 $\rho$ 1及び $\rho$ 2は抵抗率であり、D1及びD2は第1及び第2抵抗素子の深さ(図13参照)である。比 $\rho$ /Dの値は同じ材料又は複数の材料によって、第1及び第2抵抗素子と同じ深さで形成された、ラッピングされない参照用構造物によって概算され得るであろう。しかしながら、本発明に係る所定の構造、 $\rho$ 1/D1= $\rho$ 2/D2の結果、

【数5】

<u>R2</u> = <u>TWR2 H1</u> R1 H2 TWR1

であり、TWR1=TWR2のとき

【数6】

R2 = H1 R1 H2

【0045】さらに、H1iとH2iとの差xが既知であるとき、そして、ラッピング中の特定の時点(particu lar point in time)で、第1抵抗素子のラッピング速度 40は、第2抵抗素子のラッピング速度と略同じであり、

【数7】

H1 = H2 + x

であり、従って

【数8】

 $\frac{R2}{R1} = \frac{H2+x}{H2}$ 

H2を求めると

【数9】

H2 = x/((R2/R1)-1)

23

素子の高さのための変更された等式を得ることができ る。

#### 【数11】

# H2 = x/(((R2-F)/(R1-F))-1)

仮定された値Fからの、実際の一定値の抵抗値のバラツ キ、即ち、R11f+R1cf及びR12f+R1cf は、ストライプ高さに逆比例して変化する抵抗の項の和 に対して無視できる。

【0048】本発明のこの方法は、ELGリードの構成 10 の対称性、抵抗素子が互い同士近接していること、共有 された共通リード、そして略等しいトラック幅という特 **敬が読取センサストライプ高さの計算を、あり得る製造** 上のバラツキによって引き起こされるであろう殆どの可 能性のある誤差による影響が最小限度となるように収め させるので、従来技術の他のシステムにおけるよりもず っと正確である。特に、ラッピング終了点は、抵抗素子 と読取センサとの高さの差のみから決定され、決定する のが困難又は不可能である、乃至は、補償するのが困難 又は不可能である項を考慮する必要を除去している。高 さに関するこの差が、図11に示されるELG抵抗素子 の上端面151及び153の間の差によって規定され る。抵抗素子がセンサと同時に構成されたので、抵抗素 子上端面151、153と、センサの上端面93との関 係は既知であり信頼できる参照基準として用いられう る。さらに、R2/R1を用いることは、信号モニタと ラッピングの間の終了点の決定とを容易にする、もっと 直線性のよい応答を生じる。

【0049】本発明の他の実施形態によれば、本発明に 係るELGを用いるストライプ高さを制御するための方 30 法210が図18の処理ダイアグラムによって示され る。操作212においてスライダーバーの切断面のラッ ピングを始めたのち、操作214は第1及び第2電気的 リード150、152の各両端間に既知の電源Vinを 適用することを含む。操作216において、電圧Vou tが第1及び第2抵抗素子の間に配置された共通リード 148で測定される。この方法によって、ストライプ高 さに逆比例した付加的な抵抗項で結合された、第1及び 第2抵抗素子が電圧デバイダとして用いられている。 リ ード抵抗の一定値の項がストライプ高さに逆比例して変 40 化する対応する項の和に関して最小にされているとき、 ラッピングは、Voutを測定することと、バランスさ れた出力電圧を達成するためにラッピング速度を調整す ることによって制御することができる。さらに、既知の 電圧Vinによって、そして、測定された電圧Vout によって、ラッピングを停止すべきかを含め、ラッピン グの速度を調整すべきか、を操作218において決定す ることができる。勿論、操作214~218のそれぞれ はラッピングが始められたのち、しかし全てのラッピン グが完了する前に行うことができるが、操作214~2 50 及び 24

16は、ラッピングが完了したのちに行われ得る。

【0050】Ree2>Ree1であるので、R12を 接地し、VinをR11に印加することが好ましい。V outが、充分大きな入力インピーダンスの回路で共通 R1cターミナルで測定されるとき、R1cはVout を表わす式において無視することができる。この場合、 一定値のリード抵抗値R11f及びR12fが、所望の 終了点での変数項よりも2桁乃至それよりも小さい大き さである場合、一定値のリード抵抗を無視し得るように 仮定することができ、残りの抵抗成分が、これらの高さ にそれぞれ逆比例しているので、この終了点でのVou tが所望のH1及びH2から計算され得る。

【0051】R11、R12、Rjunct1、及びR junct2が無視できると仮定される最も単純な場合 は、

【数12】

### Vout - R2 Vin R1+R2

【0052】本発明は実質的に、R1及びR2を支配す る各項のそれぞれが出来るだけ同一で、しかも各項がス トライプ高さに逆比例していることを保証するので、こ れらの項は消去されこの関係式は次のように簡単化され る:

【数13】

Vount = H2+x Vin 2H2+x

又は

【数14】

HL Vout = H2+H1

ここで、また、xは、第2抵抗素子に対して第1抵抗素 子の上端面において構成されたオフセットである。 読取 センサ素子の上端面から第2抵抗素子の上端面までのオ フセットy、及び、読取センサ素子の上端面から第1抵 抗素子の上端面までのオフセットz=x+yはまた、設 計データから既知であり、この関係式は読取センサスト ライプ高さSHの項で表わされ得る:

【数15】

H2 = SH+y

【数16】

H1 = SH+x+y

【数17】

Vout = SH+x+y25H+x+2v

同様に、上式は第2抵抗素子の高さとして解くことがで き、

【数18】

H2 = x((Vont/Vin)-1)1-(2Vout/Vin)

25

【数19】

### SH = x((Vout/Vin)-1) -y1-(2Vout/Vin)

ここで、x、y及びVinは所定ELG設計点及びラッ ピング処理として既知である。

【0053】2つの異なる方法を、2つの抵抗値R1及 びR2を用いることによりラッピング処理を通じてスト ライプ高さを決定するように説明してきたが、同じ抵抗 値R1及びR2はまた他の方法に関連させて用いること 一定値の成分が実質的に同一であるように構成されると き、ラッピング処理の間を通じてセンサストライプ高さ SHを決定するために、適切な操作によって、合計抵抗 Ree2とRee1との差を用いることができる。好都 合には、この方法を用いることはリード抵抗を無視でき るリードの抵抗の必要性を実質的に除去する。というの は、該リードの抵抗を消去するように構成されているか らである。この方法は、ストライプ高さのための2次の 項を含む抵抗の差を表わす関係式を生み出すという結果 をもたらす。この方法は、ストライプ高さに関する2次 20 の項を含んでいる抵抗値の差を表わす関係式という結果 をもたらすので所望の読取センサストライプ高さでの期 待される抵抗差を計算することに基づく制御アルゴリズ ムを利用することはもっと実際的である。この方法はE LGの何れの部分もスライダーバーの処理により変更さ れる前に取られた抵抗測定値を用いることに頼らなけれ ばならず、しかも、ウエハ処理によって定義されるよう に、R1及びR2の初期高さH1w及びH2wが既知で あると仮定しなければならないので、精度を減少させる 結果となる。このことは、第1及び第2抵抗素子の初期 30 高さと、初期高さがその範囲にまで制御される公差に依 存する1~5%の較正誤差という結果となって現われ る。これらの初期抵抗測定値Reelw及びReelw は、Ree2w-Ree1wの差の項におけるストライ プ高さと、高さxにおける、設計されたオフセットと、 初期高さH2wとを用いて、R1、R2、R11v、R 12v、R1cv、Rjunct1及びRjunct2 のバラツキを表わしている係数Kを決定するのに用いる ことができる。

【数20】

Ree2w - Ree1w = K ((1/H2w)-(1/(H2w+x)))

又は

【数21】

$$K = (Rec2w-Rec1w)(H2w(H2w+x))$$

ストライプ高さKのバラツキ係数が一旦決定されたら、 第2抵抗素子の高さの関数としての、この抵抗値の差は 以下のように表される:

【数22】

26 Ree2-Ree1 = Kx/(H2(H2+x))

というのは、

【数23】

H2 = SH + y

【数24】

Rec2-Rec1 = Kx/((SH+y)(SH+x+y))

x及びyが設計により正確に既知であり、且つKが初期 抵抗データから各ELGについて経験的に決定されると ができる。例えば、本発明に係るELGはリード抵抗の 10 き、この抵抗値の差の目標値を所望の最終読取センサス トライプ高さSHに基づいて決定することができる。 【0054】初期抵抗データRee2w及びRee1 w、並びにリード抵抗の一定値の部分を評価するために ストライプ高さKとともにバラツキ係数を用いることに よってストライプ高さを評価することが、以下のよう に、さらに可能である。

【数25】

(R12f+R1cf) = Ree2w - (K/H2w)

及び

【数26】

(R11f + Ricf) = Reelw - (K/(H2w+x))

そののち、これらの一定値のリードの評価は、最終の抵 抗値Ree2に基づいて抵抗素子の最終高さを決定する ために、ストライプ高さKとともにバラツキ係数があわ せて用いられ得る。

【数27】

H2 = K/(Ree2-(Ri2f+Ricf))

【数28】

H2 = (K H2w)/(K+(Rce2-Rce2w)H2w)

及び

【数29】

SH = y + (K H2w)/(K + (Rec2 - Rec2w)H2w)

ここで、Kの決定は、H2wについて知られているのと 同じ精度に支配される。この表現はラッピング処理の間 ストライプ高さを評価し制御するためにも用いられ得る 40 であろう。もし、この手法がラッピングの制御のために 用いられるべきなら第2抵抗素子に関して第1抵抗素子 の下端面の部分にオフセットを導入することが望まれ、 その結果、初期ストライプ高さH1w~H2wにおける オフセットが、第2抵抗素子の上端面に関する第1抵抗 素子の上端面の位置におけるオフセットxよりも大きい であろう。この場合、ストライプ高さKとともに変わる バラツキ係数が前記式のさらに一般化した形式から決定 され得る。

【数30】

# 2.7K = (Rcc2w-Rcc1w)(H2w(H2w+(H1w-H2w))) (H1w-H2w)

28 R12f = Ree2w - (K/H2w)

であるが、一定値の抵抗の項が以下のように評価され得るであろう。

及び 【数32】

効果を奏する。

【数31】

Rl1f = Rec1w - (K/(H2w+(H1w-H2w))) = Rec1w - (K/H1w)

ラッピングの間、H1、H2又はSHの、あとに続く計算は以上の説明と変わらない。

[0055]

【発明の効果】本発明は、第1及び第2抵抗素子の間の 共通電気的リードを用いることなく、スライダー本体の 範囲内に配置された第1及び第2抵抗素子を用いて実施 され得る。例えば、本発明のさらに他の実施形態におい て、ELG220は、図19に示されたように、読取セ ンサ46の反対側に配置された第1抵抗素子144と第 2抵抗素子146を含みうる。この2つの抵抗素子は互 いに隣接して配置されないので、図11に示されたよう に共通リードはない。むしろ、第1抵抗素子がリード対 222に接続され、一方、第2抵抗素子は、異なるリー 20 ド対224に接続される。図11のデバイスに関するよ うに、2つの抵抗素子の抵抗値R1及びR2はモニタさ れ得て、ラッピング速度を変更するために読取センサス トライプ高さを変更することを決定するために数学的に 操作される。この物理的調整は、2つの抵抗素子の寸法 及び材料特性が同一であるという仮定に対する僅かな妥 協という結果を生む一方で、ELG抵抗素子と読取セン サとのストライプ高さにおけるオフセットが、設計され たオフセットによって制御されるという仮定の正当性を 有利に増大する。従って、少なくとも制御の時点で、ス 30 ライダーバーにおける何れの曲線の影響も実質的に除外 される。他の実施形態(図示せず)も、各隣接の抵抗素子 と共有されるリードとして各リード92を利用するであ ろう。かかる実施形態において、読取センサの材料と異 なる材料で形成された2つの抵抗素子は有益である。

【0056】本発明の前述の実施形態によって、読取センサと同じ材料で形成された第1抵抗素子と第2抵抗素子を用いること、異なる高さで同じトラック幅を有することを説明してきたが、他の材料と、トラック幅と、第1抵抗素子及び第2抵抗素子の異なる抵抗値という結果 40を生じるところの高さとの他の組合せが、上述した方法の適切な変形によって用いられ得る。例えば、第1及び第2抵抗素子を異なる材料で形成することができ、読取センサとして同時にパターン化することができる。また、前述の構造及び方法の適切な変形によって、前述の木発明の種々の実施形態がAMR、GMR又はスピンバルブ読取センサの形式で読取センサとともに用いられ得る。さらに、以上の説明は読取センサを参照してなされているが、本発明は本発明の電気的ラッピングガイドに

※プ高さをも、ずっと正確に制御するために利用され得る。以上のように、本発明は、ラッピング処理間にデバ10 イスストライプ高さをより正確に決定することができる

【0057】前述した本発明は、理解を明らかにする目的のために詳細に説明されたが、特許請求の範囲内で変更及び変形がなされ得ることは明らかである。従って、本実施形態は説明のためであり、限定されるものではなく、本発明は本明細書に開示された詳細な説明に限定されず、特許請求の範囲の技術的範囲及び均等範囲で変更され得る。

【図面の簡単な説明】

20 【図1】 磁気ディスクドライブアセンブリの部分前方 側面断面図。

【図2】 図1の直線1B-1Bにおける上面断面図。

【図3】 シールドされた磁気抵抗読取センサを組み込んだ磁気読取/書込ヘッドの側面断面図。

【図4】 多層読取/書込を組み込んだ多層スライダー バーを含むウエハの上面図。

【図5】 図4に示したスライダーバーの個々の1つの 部分上面図。

【図6】 スライダーバーが位置したラッピングマシン ) の機略説明図。

【図7】 従来の電気的ラッピングガイドと読取センサを組み込んだスライダーバーの部分上面断面図。

【図8】 ラッピング処理の間経時的に、図7の電気的 ラッピングガイドと読取センサの種々の物理的特性の図 解表示説明図。

【図9】 他の従来の電気的ラッピングガイドと読取センサを組み込んだスライダーバーの部分上面断面図。

【図10】 ラッピング処理の間経時的に電気的ラッピングガイドの抵抗を示した図解表示説明図。

【図11】 本発明の実施の形態による読取センサと電気的ラッピングガイドを組み込んだスライダーバーの概略部分上面断面図。

【図12】 本発明の実施の形態による、図11に概略的に示した電気的ラッピングガイドの部分上面断面図。

【図13】 本発明の実施の形態による、図12に概略的に示した電気的ラッピングガイドの部分側面断面図。

【図14】 本発明の一実施の形態に係る電気的ラッピングガイドを形成する手順のフローチャート。

ているが、本発明は本発明の電気的ラッピングガイドに 【図15】 本発明の他の実施の形態に係る、ラッピン対して同様に位置付けられる何れのデバイスのストライ※50 グ処理の間読取センサを制御するための方法を示すフロ

ーチャート。

【図16】 本発明の実施の形態に係る、図4に示した 電気的ラッピングガイドを通して機略的に流れる電流の 機略図。

【図17】 本発明のさらに他の実施の形態に係る、ラッピング処理の間、電気的ラッピングガイドの抵抗値の 比と読取センサストライプ高さのグラフ。

【図18】 本発明の尚さらに他の実施の形態に係る、 ラッピング処理の間、読取センサストライプ高さを制御 するための方法を示すフローチャート。

【図19】 本発明の他の実施の形態による、読取センサと電気的ラッピングガイドとを組み込んだスライダー


バーを機略的に示した部分上面図。

# 【符号の説明】


10…磁気ディスクドライブ、12…筐体、14…モータ、16…磁気ディスク、18…アクチュエータ、20 …アーム、22…サスペンション、24…トランスデューサ、32…書込素子、34…読取素子、38…中間層、40…書込ギャップ、46…読取センサ、50…ウエハ、52、142…スライダーバー、54…第1切断面、56…第2切断面、90、140…ELG、92…10 リード、96…抵抗素子、122、144…第1抵抗素子、124…電気的リード、126、144…第2抵抗素子、128…第2電気的リード

30


【図1】




【図2】



【図3】




【図4】





(8Z)

【図5】




【図6】







【図11】




【図12】




【図13】




【図16】




【図14】




【図15】




【図17】



【図18】



# 【図19】



### フロントページの続き

- (72)発明者 マッチオニ、 クルチス ヴィー アメリカ合衆国 カリフォルニア州 94550リバモア、メルロット レイン 2374
- (72)発明者 シエン,ヨン中華人民共和国 香港 タイポ エヌティ第10ストリート 89エー
- (72)発明者 クルー, ビリー ダヴリュ ジュニア アメリカ合衆国 カリフォルニア州95120サン ジョゼ,アラミタス ロード キャビン 23 23760
- (72)発明者 ハーニシュフィーガー、 ミシェル ティー ー アメリカ合衆国 カリフォルニア州 94587ユニオン シティ, ヘリングボーン ウエイ 348%
- (72) 発明者 プレウエス, スチーヴン ジェイ アメリカ合衆国 カリフォルニア州 95119サン ジョゼ, サン アンセルモ ウエイ 6383

# Untitled

CLIPPEDIMAGE= JP02001014617A

PAT-NO: JP02001014617A

DOCUMENT-IDENTIFIER: JP 2001014617 A

TITLE: LAPPING GUIDE, METHOD FOR FORMING ELECTRIC LAPPING GUIDE, MANUFAC

TURE

OF MAGNETORESISTANCE HEAD AND ELECTRIC LAPPING GUIDE

PUBN-DATE: January 19, 2001

INVENTOR-INFORMATION:

NAME COUNTRY

RUDY, STEVEN C N/A

MATTIONI, CULTICE V N/A

SHIEN, YON N/A

KURUU, BILLIE W JR N/A

HARNISHFEGER, MICHEL T N/A

PUREUESU, STEVEN J N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

READ RITE CORP N/A

APPL-NO: JP2000159237

APPL-DATE: May 29, 2000

INT-CL (IPC): G11B005/39;H01L043/08

ABSTRACT:

PROBLEM TO BE SOLVED: To make correctly decidable the height of a device stripe by knowing the position of the upper end surface wherein a first resistive element leaves from a lapping surface and the position of the upper end surface of a second resistive element leaving from the lapping surface to the position of the upper end surface of a device.

SOLUTION: A reading sensor material and a material forming first and second resistive elements are deposited on a substrate. Track widths TWR1 and TWR2 of the resistive elements are composed so as to be nearly equal to each other, and the track width TWS of the reading sensor is composed. The track widths TWR1

# Untitled

and TWR2 of the resistive elements are preferably larger than the track width TWS of the reading sensor, and the heights H1 and H2 of the resistive elements are composed so as to differ each other. Continuous signals are utilized, and a lapping parameter is continuously adjusted in order to suitably lap a slider bar. A sensor lead is connected to the reading sensor to form a circuit.

COPYRIGHT: (C)2001,JPO